Hardware Engineer — AGI 프로세서 아키텍처 / 설계 (Multiple Positions)

회사 소개

제노스큐브(Xenoscube)는 차세대 인공지능 솔루션을 구축하는 혁신 기술 기업으로, 독자적인 AI 프로세서 기반의 차세대 AI 플랫폼을 개발하고 있습니다. 다양한 산업 전반의 복잡한 과제를 해결하는 역량을 갖춘 전문가들이 모여 AI가 달성할 수 있는 한계를 뛰어넘는 것을 목표로 합니다.

지능적인 설계, 전략 및 기술을 통해 더 스마트한 미래를 만들어가고, 이를 위해 확장 가능하고 안전하며 에너지 효율적인 인프라를 제공함으로써 오늘날의 생성형 AI에서 내일의 안전하고 지속 가능한 AGI로의 도약을 실현하고자 합니다.

채용 개요

독자적인 AI 프로세서의 아키텍처와 설계 전반 — Core 마이크로아키텍처, SoC 시스템 아키텍처, RTL 구현 및 검증 — 을 함께 만들어갈 분들을 모집합니다. 본 공고는 현재 오픈된 HW 직군 포지션 전체를 안내하는 공고이며, 포지션별 상세 요건과 지원은 채용 페이지에서 확인하실 수 있습니다.

RTL 생성, 테스트벤치 구성, 스크립트 자동화 전반에 AI 코딩 에이전트(Claude Code, Codex 등)를 적극적으로 활용하고 있습니다.

모집 포지션

Core/SoC Architecture

• AGI Processor Architecture Team Lead (경력 15년 이상) — Core와 SoC를 아우르는 아키텍처 로드맵 정의 및 총괄, 컴파일러·런타임 팀과의 HW/SW Co-design, RTL 아키텍처·검증·FPGA 프로토타이핑·테이프아웃 감독, 아키텍처 조직 리드 및 멘토링
• Senior AGI Processor Core Architect (경력 6년 이상) — ISA·파이프라인·연산 유닛·텐서/시스톨릭 어레이 등 Core 마이크로아키텍처 정의, LLM/Transformer/GNN/멀티모달 워크로드 분석 및 하드웨어 매핑, 저전력 설계 기법(DVFS, clock gating) 적용, 성능·전력 모델 개발 및 검증
• Senior AGI Processor SoC Architect (경력 6년 이상) — NoC·칩렛 링크·coherency 프로토콜 및 UALink/CXL 등 차세대 인터커넥트 설계, HBM/DDR·캐시·스크래치패드 메모리 계층 최적화, 이기종 연산 유닛의 확장 가능한 통합, 2.5D/3D 패키징 및 칩렛 통합 협업

Core/SoC Design

• AGI Processor Design Team Lead (경력 15년 이상) — 코어 및 SoC RTL 구현 총괄, 커버리지 기반 기능 검증 전략 수립 및 실행, 타이밍·면적·전력 수렴 주도, 설계 방법론 및 CI 리그레션 인프라 구축, 테이프아웃 준비 및 실리콘 브링업 총괄, 설계·검증 조직 구축
• Senior AGI Processor Core Design Engineer (경력 6년 이상) — 코어 파이프라인·연산 유닛·제어 로직·텐서/시스톨릭 어레이의 SystemVerilog 설계, 저정밀도 및 혼합 정밀도 데이터패스 구현, 레지스터 파일·스크래치패드·load/store 로직 구현, 담당 블록의 합성·STA·CDC 수렴 및 실리콘 브링업
• Senior AGI Processor SoC Design Engineer (경력 6년 이상) — NoC 인터커넥트 및 arbitration/QoS 설계, 공유 캐시 계층과 coherency 로직 구현, HBM/DDR 컨트롤러 및 PHY IP 통합, 시스템 DMA·어드레스 맵·톱레벨 통합, 서드파티 IP 통합 및 칩렛 die-to-die 인터페이스 구현

지원 방법

각 포지션의 상세 직무 내용과 자격 요건은 채용 페이지에서 확인 후 지원해 주시기 바랍니다.

https://xenoscube.career.greetinghr.com/ko/jobs