АО НПЦ "ЭЛВИС"
Linkedin · Posted yesterday
Старший инженер
Continue to application
Add your email once, then Caio opens the original posting.
Indexed description
Обязанности
- Разработка тестового плана функциональной верификации для СнК
- Разработка архитектуры сред верификации и требования к компонентам среды верификации СнК
- Разработка верификационного окружения СнК и верификационных компонент (агентов) с использованием UVM/SystemVerilog/SVA
- Освоение и внедрение в окружение верификационных IP (VIP) третьих сторон (Cadence и др. поставщиков)
- Разработка UVM/SystemVerilog/C++/ASM тестов для функциональной верификации RTL модели СнК
- разработка технической документации на драйверы, тесты, программное обеспечение, верификационные компоненты и среды верификации
- Разработка скриптов компиляции среды верификации и тестов СнК
- Автоматизация регрессионного тестирования (настройка задач и скриптов Jenkins, Python, yaml, TCL, GRID)
- Отладка тестов на RTL/TLM модели (преимущественно с применением САПР Cadence), топологическом списке цепей (netlist), прототипе в ПЛИС, эмуляторе, изготовленных ИС СнК
- Взаимодействие с разработчиком RTL и инженером физического дизайна с целью локализации обнаруженных проблем
- Ведение списка обнаруженных дефектов в системе отслеживания ошибок (Jira, Confluence)
- Исследование и контроль функциональных параметров СнК (пиковая/ реальная производительность, пропускная способность, потребление и т.п.)
- Контроль качества верификации СнК/СФ-блоков (покрытие, проверка факта фиксации ошибок тестами, скорость обнаружения ошибок тестами и т.п.)
- Составление отчетов о состоянии верификации проекта (в том числе, с использованием средств автоматизации)
- Опыт разработки кода на Verilog/SystemVerilog/UVM
- Опыт разработки или верификации цифровых схем, включающих работу с CPU(ARM, MIPS, RISCV) либо опыт разработки embedded ПО
- Опыт программирования на С/С++
- Понимание ООП
- Знание маршрута проектирования цифровых СБИС или устройств в ПЛИС
- Понимание задач функциональной верификации СФ блоков и СнК
- Опыт применения специализированных САПР Cadence, Siemens(Mentor) или Synopsys для разработки/верификации цифровых СБИС
- Опыт работы с СКВ svn/git или аналогичными
- Умение читать англоязычную техническую документацию
- Желателен опыт работы с UVM, SystemVerilog, SystemC
- Желателен опыт верификации СФ-блоков и СнК
- Желателен опыт работы с периферийными интерфейсами Ethertnet, USB, PCIE, DDR и другими
- Желателен опыт работы с накристальными интерфейсами AMBA APB, AHB, AXI, CHI
- Желателен опыт разработки SystemVerilog Assertions (SVA)
- Желателен опыт использования инструментов для формальной верификации
- Желательно знание архитектуры процессора и ассемблера ARM, MIPS, RISCV
- Желателен опыт разработки драйверов для OC Linux
- Желателен опыт разработки встроенного ПО для микроконтроллеров (embedded software)
- Желателен опыт разработки на языках python, tcl, make, bash
- Желательно знание форматов обмена данными json, yaml, xml
- Желателен опыт разработки кода для ПЛИС
Create a free Caio profile to unlock more results and save your role and location preferences.
Unlock free search
Want help applying to roles like this?
Search Caio for free. If repetitive applications get heavy, Managed Job Search adds supervised execution for $99/month.
View Managed Job Search
