АО НПЦ "ЭЛВИС"
Linkedin · Posted yesterday
Ведущий инженер
Continue to application
Add your email once, then Caio opens the original posting.
Indexed description
Обязанности
- Разработка тестового плана функциональной верификации для СФ-блока/подсистемы/СнК
- Разработка верификационного окружения и верификационных компонент (агентов) с использованием UVM/SystemVerilog/SVA
- Разработка эталонных моделей СФ-блока (UVM/C++)
- Освоение и внедрение в окружение верификационных IP (VIP) третьих сторон (Cadence и др. поставщиков)
- Разработка UVM/SystemVerilog/C++ тестов для функциональной верификации RTL модели СФ-блока или СнК
- Разработка генераторов тестов (python, C++)
- Разработка скриптов компиляции среды верификации и тестов
- Автоматизация регрессионного тестирования (настройка задач и скриптов Jenkins, Python, yaml, TCL, GRID)
- Отладка тестов на RTL/TLM модели (преимущественно с применением САПР Cadence), топологическом списке цепей (netlist), прототипе в ПЛИС, эмуляторе, изготовленных ИС СнК
- Взаимодействие с разработчиком RTL и инженером физического дизайна с целью локализации обнаруженных проблем
- Ведение списка обнаруженных дефектов в системе отслеживания ошибок (Jira, Confluence)
- Исследование и контроль функциональных параметров СФ-блока/СнК (пиковая/ реальная производительность, пропускная способность, потребление и т.п.)
- Контроль качества верификации СнК/СФ-блоков (покрытие, проверка факта фиксации ошибок тестами, скорость обнаружения ошибок тестами и т.п.)
- Составление отчетов о состоянии верификации проекта (в том числе, с использованием средств автоматизации)
- Подготовка и обучение сотрудников в целях обучения маршруту и инфраструктуре верификации
- Планирование и контроль хода работ по верификации СФ-блока/СнК
- Опыт разработки кода на Verilog/SystemVerilog
- Опыт разработки кода на UVM
- Опыт работы с верификационными IP (VIP) третьих сторон
- Опыт разработки или верификации цифровых схем
- Опыт программирования на С/С++
- Понимание ООП
- Знание маршрута проектирования цифровых СБИС или устройств в ПЛИС
- Понимание задач функциональной верификации СФ блоков и СнК
- Опыт применения специализированных САПР Cadence, Siemens (Mentor) или Synopsys для разработки/верификации цифровых СБИС
- Опыт работы с СКВ svn/git или аналогичными
- Умение читать англоязычную техническую документацию
- Приветствуется опыт работы с периферийными интерфейсами Ethertnet, USB, PCIE, DDR и другими скоростными интерфейсами
- Приветствуется опыт работы с накристальными интерфейсами AMBA APB, AHB, AXI, CHI
- Приветствуется опыт разработки SystemVerilog Assertions (SVA)
- Приветствуется опыт использования инструментов для формальной верификации
- Приветствуется знание архитектуры процессора и ассемблера ARM, MIPS, RISCV
- Приветствуется опыт разработки на языках python, tcl, make, bash
- Приветствуется знание форматов обмена данными json, yaml, xml
- Приветствуется опыт разработки кода для ПЛИС
Create a free Caio profile to unlock more results and save your role and location preferences.
Unlock free search
Want help applying to roles like this?
Search Caio for free. If repetitive applications get heavy, Managed Job Search adds supervised execution for $99/month.
View Managed Job Search
